吉田休日 X 人間探索

Curriculum Vitae

洪鈺珉 ( Hung Yu-Min )
E-Mail : JURISHUNG@gmail.com

education

2002.09 – 2005.06
台灣 國立大里高中 (現為 國立中興大學附屬高中)
2005.09 – 2009.06
台灣 國立成功大學電機工程學系 學士
2009.09 – 2010.08
台灣 國立成功大學 微電子工程所 碩士
2019.04 – 2022.03
日本 京都大學 理學研究科化學專攻 博士

work EXPERIENCE

旺宏電子 2010.09 – 2018.01
台灣 – 新竹市
NAND Flash 製程整合開發工程師 2010.09 – 2014.10
NAND Flash 製程整合開發專案經理 2014.10 – 2018.01

京都大學 2019.04 – 2020.03
日本 – 京都府
理學研究科 研究助理

美商 Western Digital 合同會社 2022.04 – 2023.11
日本 – 三重縣
記憶體開發中心 NAND Flash 製程整合開發 主任工程師

日本先進半導體製造(jasm)株式會社 2023.12 – 現在
日本 – 熊本縣
產品工程服務部 主任工程師 2023.12 – 2024.12
產品工程服務部 Section Manager 2024.01 – 現在

iNTERN & pART TIME

2008.07 – 2008.08 (台灣台南市)
奇美電子 (現 群創光電) TFT製程整合部 暑期實習
2008.05 – 2010.06 (台灣台南市)
國立成功大學醫學院 國際事務分處 兼任助理

Language certificate

日文
2007 – 日本語能力試驗3級 合格
2008 – 日本語能力試驗2級 合格
2012 – 日本語能力試驗N1 合格

英語
2018 – TOEFL-iBT 94/120
(R 28 / L 23 / S 22 / W 21)

韓語
2014 – 韓國語能力試驗2級 合格

德語
2016 – 歌德檢定A1 合格
2018 – 歌德檢定A2 合格

華語教學
2019 – 漢華華語師資培訓課程 結業
2019 – 美國TCSOL對外華語教學證書
2019 – 英國TQUK 國際漢語師資資格認證

aWARD

2005 – 國立成功大學 微積分競試優等獎
2019 – 日本文部科學省外國人學習獎勵費
2020 – 日本台灣交流協會碩博士獎學金
2021 – 日本磁氣學會MSJ論文獎勵獎
2021 – 日本磁氣學會學術獎勵獎

pUBLICATION

[1] High Mobility Pentacence-Based Thin Film Transistors With a Solution-Processed Barium Titanate Insulators
Authors : C. Y Wei, S. H. Kuo, Y. M. Hung, W. C. Huang, F. Adriyanto, and Y. H. Wang.
Journal : IEEE Electron. Device Lett. 32, 90 (2011). Link

[2] High-Performance Pentacene-Based Thin Film Transistors and Inverters with Solution-Processed Barium Titanate Insulators
Authors : C. Y Wei, S. H. Kuo, W. C. Huang, Y. M. Hung, C. K. Yang, F. Adriyanto, and Y. H. Wang.
Journal : IEEE T. Electron., 59, 477 (2012). Link

[3] Low Current driven Vertical Domain Wall Motion Memory with an Artificial Ferromagnet.
Authors : Y. M. Hung, T. Li, R. Hisatomi, Y. Shiota, T. Moriyama, and T. Ono.
Journal : J. Magn. Soc. Jpn. 45, 6 (2021). Link

[4] High thermal stability and Low driven current achieved by vertical domain wall motion memory with artificial ferromagnet.
Authors : Y. M. Hung, Y. Shiota, R. Hisatomi, T. Moriyama, and T. Ono.
Journal : Appl. Phys. Express 7, 0033005 (2021). Link

[5] Positive correlation between interlayer exchange coupling and the driving current of domain wall motion in a synthetic antiferromagnet.
Authors : Y. M. Hung, Y. Shiota, Shogo Yamada, Minoru Ohta, Tatsuo Shibata, Tomoyuki Sasaki, R. Hisatomi, T. Moriyama, and T. Ono.
Journal : Appl. Phys. Lett. 119, 032407 (2021). Link

[6] Generation of spin-polarized electronic currents using perpendicularly magnetized cobalt ferrite spin-filtering barriers grown on spinel-type-conductive layers
Authors : M. Tanaka, M. Furuta, T. Ichikawa, M. Morishita, Y. M. Hung, S. Honda, T. Ono, and K. Mibu.
Journal : Appl. Phys. Lett. 122, 042401 (2023). Link

patent

[1] Yu-Min Hung, Tzung-Ting Han, Miao-Chih Hsu. Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned quadruple patterning, US Patent No. US9553047B2, Jan. 2017. (Grant)

– CN Patent No. CN106340519A, Jan. 2017. (Publication)

[2] Shang-Wei Lin, Yu-Wei Hsu, Yu-Min Hung, Tzung-Tin Han. Semiconductor device and method of manufacturing using a flowable material during the control gate removal for word line end formation, TW Patent No. TWI570941B, Feb. 2017. (Grant)

– CN Patent No. CN106158869A, Nov. 2016. (Publication)

[3] Yu-Min Hung, Tzung-Ting Han, Miao-Chih Hsu. Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned double patterning, TW Patent No. TWI574303B, Mar. 2017. (Grant)

– CN Patent No. CN106252223B, Mar. 2019. (Grant)

[4] Yu-Min Hung, Chien-Ying Lee, Tzung-Ting Han. Self-aligned multiple patterning semiconductor device and fabrication, US Patent No. US9847339B2, Dec. 2017. (Grant)

– TW Patent No. TWI606575B, Nov. 2017. (Grant)
– CN Patent No. CN107293548B, Oct. 2017. (Grant)

[5] Chang-Wen Chien, Hsiang-Lu Wu, Yu-Min Hung, Tzung-Ting Han. Method for Manufacturing Semiconductor Device, US Patent No. US10290543, May 2019. (Grant)